1、阻抗匹配時負載可以得到最大的信號功率。
2、阻抗匹配時效率不一定最高。
3、前級輸出阻抗大于后級輸入阻抗時,傳輸效率變低,傳輸功率小于最大值。
4、前級輸出阻抗小于后級輸入阻抗時,傳輸效率變高,傳輸功率也小于最大值。
5、輸入阻抗一般是高些為好,這樣對前級輸出要求不嚴格。
6、輸出阻抗一般是低些為好,這樣負載適應性強,負載能力強。
7、輸入阻抗高往往易受到干抗,所以需要特別的設計(例如屏蔽)。
8、輸出阻搞太低往往也受到元器件、傳輸導線和電源限制。例如:記得有些功放的輸出阻抗可以低到2歐姆,再低的話已經(jīng)沒有意義(導線損耗反而主要問題)。

阻抗不匹配(門不當戶不對)時,往往還會電路失真,甚至引起電路異常過流過壓損壞電路有關器件。(當然,大家也不要怕,因為設計電路的工程師們會考慮這些情況的,除了短路,大多都不會很容易損壞的。)